読者です 読者をやめる 読者になる 読者になる

散歩師・漫画居士のくだらなクラブ日記 避難所

ども、散歩師・漫画居士っす。散歩したり実働模型作ったりが趣味なんで、その時に思いついたこととか書くッス

FPGAでDVI出力 3日目

一応ソース機のline数を計れました。   +6/22H

■■USB Blasterを認識できない問題 +0.5=1H

 以下で解決。本当にwebなんでも書いてあるな。何よりもできると思ってやることが大事だと思うわ。この程度のことは。

■Quartus II v12.0でUSB-Blasterが認識されない場合の対処方法@
blog 渓鉄

http://keitetsu.blogspot.jp/2012/06/quartus-ii-v120usb-blaster.html

 

■■デバグ/回路修正 2H

 テスト回路で気がついたんですが、昨日の回路では、カウント-1が表示されるため、

使いづらいので、補正しました。

f:id:mangakoji:20151129231816p:plain

RST_iにVD、PLUSE_iにCKを入力すると、VDの下がりから次の下がりまでの

CKの下がりの回数をカウントします。

結果は、PSW_i[0]を押すと、LSB8bit LEDに表示されます。

PSW_i[1]を押すと次の8btと言うように、PSWを押すたびに上のbitが表示されます。

はやり、これが一番はやい解決法でしたね。

一度、慣れちゃえば、Nios経由でPC取り込みの方が楽なんでしょうが...

早く作っておきたい、慣れたい。

 

■■測定結果 3H

 どうやら、GNDが弱くて、ちゃんと図れてませんが、

それなりには動作してるみたいです。

想定通り524line/frameだったみたいです。

やっぱり、これをソースにするのは微妙だな

 

■■回路

今回作ったプロジェクトはこちらに上げておきました。

PULSE_CTR_v001_151130su_a.zip - Google ドライブ